Express Mail Label No. EL 713 631 132 US

Art Unit: Not assigned

Examiner: Not assigned

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Hisanobu ISHIYAMA

Serial No: Not assigned

Filed: February 7, 2002

DISPLAY DRIVER, DISPLAY UNIT, AND

ELECTRONIC INSTRUMENT

# TRANSMITTAL OF PRIORITY DOCUMENT

**Box PATENT APPLICATION** Assistant Commissioner for Patents Washington, D.C. 20231

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2001-046595 which was filed February 22, 2001, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

HOGAN & HARTSON L.L.P.

Date: February 7, 2002

Lawrence/J. McClure

Registration No. 44,228

Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900

Los Angeles, California 90071

Telephone: 213-337-6700. Facsimile: 213-337-6701





別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 2月22日

出 願 番 号
Application Number:

特願2001-046595

出 願 人 Applicant(s):

セイコーエプソン株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 9月10日

特 許 庁 長 官 Commissioner, Japan Patent Office





# 特2001-046595

【書類名】

特許願

【整理番号】

EP-0281501

【提出日】

平成13年 2月22日

【あて先】

特許庁長官殿

【国際特許分類】

G09G 3/36

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

石山 久展

【特許出願人】

【識別番号】

000002369

【氏名又は名称】

セイコーエプソン株式会社

【代理人】

【識別番号】

100090479

【弁理士】

【氏名又は名称】

井上 一

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090387

【弁理士】

【氏名又は名称】 布施 行夫

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090398

【弁理士】

【氏名又は名称】 大渕 美千栄

【電話番号】

03-5397-0891

【手数料の表示】

【予納台帳番号】

039491

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9402500

【プルーフの要否】

要

# 【書類名】 明細書

【発明の名称】 表示ドライバ、表示ユニット及び電子機器 【特許請求の範囲】

【請求項1】 静止画データ及び動画データに基づいて表示部を表示駆動する表示ドライバであって、

走査ラインごとに静止画データが読み出されるRAMと、

動画データが走査ライン単位で記憶されるラインメモリと、

カラム位置ごとに、RAMの走査ライン出力又はラインメモリの出力の一方を 、画像判定データに基づいて切り換えて出力するセレクタと、

を含むことを特徴とする表示ドライバ。

【請求項2】 請求項1において、

前記画像判定データは、前記動画データ若しくは静止画データを表示するカラム位置を特定するためのカラムアドレス及びライン位置を特定するためのラインアドレスに基づいて生成されることを特徴とする表示ドライバ。

【請求項3】 請求項1又は2において、

前記画像判定データは、走査ラインごとに、動画データ若しくは静止画データ を表示するカラム位置に基づいて生成されることを特徴とする表示ドライバ。

【請求項4】 請求項3において、

1 カラムの各走査ライン位置に動画データを表示すべきか否かを示すラインデータを記憶するラインデータレジスタと、

1 走査ラインの各カラム位置に動画データを表示すべきか否かを示すカラムデータを記憶するカラムデータレジスタと、

前記表示部の走査ラインのカラム位置ごとに、前記ラインデータ及び前記カラムデータに基づいて前記画像判定データを生成する画像判定データ生成手段と、

を含むことを特徴とする表示ドライバ。

【請求項5】 請求項1において、

前記RAMが、少なくとも各カラムに関連付けて、動画データを表示すべきか 否かを示す画像判定データを記憶し、 前記セレクタは、カラム位置ごとに、RAMの走査ライン出力又はラインメモリの出力のいずれか一方を、前記RAMに記憶された画像判定データに基づいて切り換えて出力することを特徴とする表示ドライバ。

【請求項6】 請求項5において、

前記RAMが、走査ラインごとに前記画像判定データを記憶し、

前記セレクタは、走査ライン単位で、カラム位置ごとに、RAMの走査ライン 出力又はラインメモリの出力のいずれか一方を、前記RAMに記憶された画像判 定データに基づいて切り換えて出力することを特徴とする表示ドライバ。

【請求項7】 複数の信号電極と複数の走査電極により駆動される電気光学素子を有するパネルと、

前記複数の信号電極を駆動する請求項1乃至6のいずれかに記載の表示ドライバと、

前記複数の走査電極を走査駆動する走査駆動ドライバと、

を含むことを特徴とする表示ユニット。

【請求項8】 請求項7に記載の表示ユニットと、

前記表示ユニットに、前記静止画データ及び前記動画データを供給する画像データ供給回路と、

を含むことを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、動画及び静止画を表示駆動するための表示ドライバと、これを用いた表示ユニット及び電子機器に関する。

[0002]

【背景技術及び発明が解決しようとする課題】

例えば携帯電話機のような携帯型の電子機器に関して、MPEG (Moving Pic ture Experts Group) の規格により圧縮して符号化された画像データを受信又は送信する技術が提案されている。このような技術によれば、その表示部には、例えば従来の静止画の表示領域に動画を表示させることができる。

[0003]

携帯電話機を例にすると、表示部に表示される画像データのうち特に処理負荷が軽い静止画データは、携帯電話機の制御を司る中央処理装置(Central Proces sing Unit:以下、CPUと略す。)により生成される。生成された静止画データは、表示データRAMに転送され、フレーム周期で、例えば1走査ライン分のデータ単位で読み出される。これにより、CPUの処理負荷の軽減と、低消費電力化とを図る。

[0004]

一方、動画データは処理量が多くリアルタイム性が必要とされるため、他にデータの送受信や通話などの処理を行う必要があるCPUとは別個にDSP (Digital Signal Processor) などの専用コントローラが設けられ、これらコントローラにより生成される。動画データも、上述した表示データRAMに転送することも可能であるが、1走査ライン分のみを記憶する1走査ラインメモリを用いることによって、静止画データとの混在処理に伴う回路の複雑化を回避し、低消費電力化を図ることができる。

[0005]

このような動画及び静止画の混在表示を行う技術としては、種々提案されており、例えば例えば特開平8-76721号公報「マトリックスパネル表示装置」や特開平9-281933号公報「データドライバ及びこれを用いた液晶表示装置、情報処理装置」には、表示データRAMから読み出された静止画データと、1走査ライン分の動画データとを、1走査ラインごとに、切り換え信号によって選択的に出力した混在データに基づき表示駆動する技術が開示されている。

[0006]

しかしながら、このような技術では1走査ライン単位でしか静止画と動画とを 混在表示させることができない。すなわち、1走査ライン上で静止画と動画とを 混在させて表示することができない。このため、静止画が表示される静止画領域 において、1走査ライン上で静止画及び動画が混在表示されるような特定の矩形 領域に動画データを表示するようなことができない。

[0007]

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、静止画及び動画の混在処理に伴う回路の複雑化と消費電力の増加を招くことなく、1走査ライン上で静止画及び動画を混在させて表示駆動できる表示ドライバと、これを用いた表示ユニット及び電子機器を提供することにある

[0008]

# 【課題を解決するための手段】

上記課題を解決するために本発明は、静止画データ及び動画データに基づいて表示部を表示駆動する表示ドライバであって、走査ラインごとに静止画データが読み出されるRAMと、動画データが走査ライン単位で記憶されるラインメモリと、カラム位置ごとに、RAMの走査ライン出力又はラインメモリの出力の一方を、画像判定データに基づいて切り換えて出力するセレクタとを含むことを特徴とする。

[0009]

なお、画像判定データは、当該表示ドライバ内で生成するようにしても良いし 、静止画データ等と共に外部から供給されるものであっても良い。

[0010]

本発明によれば、走査ラインごとに動画データを記憶するラインメモリを設け、表示部の走査ラインごとに、RAMから読み出された静止画データとラインメモリから読み出された動画データとを、画像判定データに基づき、カラム位置ごとにいずれか一方を選択出力させるようにしたので、静止画及び動画の混在処理に伴う回路の複雑化と消費電力の増加を招くことなく、1走査ライン上で静止画及び動画を混在させて表示駆動できる。

[0011]

ここで、走査ラインは、表示部における走査方向に1画素単位で走査されるラインであっても良いし、2以上の複数画素単位で走査されるラインであっても良い。

[0012]

また本発明は、前記画像判定データは、前記動画データ若しくは静止画データ

を表示するカラム位置を特定するためのカラムアドレス及びライン位置を特定するためのラインアドレスに基づいて生成されることを特徴とする。

#### [0013]

ここで、画像判定データは、表示ドライバ内でカラムアドレス及びラインアドレスに基づいて生成するようにしても良いし、外部でカラムアドレス及びラインアドレスに基づいて生成された画像判定データを表示ドライバに供給するようにしても良い。

#### [0014]

本発明によれば、画像表示領域における任意の領域をラインアドレス及びカラムアドレスを用いて特定し、動画データ若しくは静止画データが1走査ライン上で混在した画像を表示させることができる。したがって、低消費電力を図り、しかもその表示領域を任意に変更できる動画及び静止画の混合表示が可能となる。

#### [0015]

また本発明は、前記画像判定データは、走査ラインごとに、動画データ若しく は静止画データを表示するカラム位置に基づいて生成されることを特徴とする。

#### [0016]

本発明によれば、走査ラインごとに、画像判定データに基づいて、走査ライン ごとに、カラム位置に基づいて混在表示の切り換えを行うようにしたので、混在 表示に伴う回路規模を大幅に縮小し、かつ低消費電力化を実現することができる

## [0017]

また本発明は、1カラムの各走査ライン位置に動画データを表示すべきか否かを示すラインデータを記憶するラインデータレジスタと、1走査ラインの各カラム位置に動画データを表示すべきか否かを示すカラムデータを記憶するカラムデータレジスタと、前記表示部の走査ラインのカラム位置ごとに、前記ラインデータ及び前記カラムデータに基づいて前記画像判定データを生成する画像判定データ生成手段とを含むことを特徴とする。

#### [0018]

本発明によれば、1カラムの各走査ライン分のラインデータと、1走査ライン

の各カラム分のカラムデータのみで1フレームの動画及び静止画の混在表示を行 うことができる。

# [0019]

また本発明は、前記RAMが、少なくとも各カラムに関連付けて、動画データを表示すべきか否かの画像判定データを記憶し、前記セレクタは、カラム位置ごとに、RAMの走査ライン出力又はラインメモリの出力のいずれか一方を、前記RAMに記憶された画像判定データに基づいて切り換えて出力することを特徴とする。

#### [0020]

本発明によれば、表示データRAMの各カラムに関連付けて画像判定データを 記憶するようにしたので、容易に1走査ライン上でRAMの走査ライン出力とラ インメモリの出力を混在させることができる。

#### [0021]

また本発明は、前記RAMが、走査ラインごとに前記画像判定データを記憶し、前記セレクタは、走査ライン単位で、カラム位置ごとに、RAMの走査ライン出力又はラインメモリの出力のいずれか一方を、前記RAMに記憶された画像判定データに基づいて切り換えて出力することを特徴とする。

#### [0022]

本発明によれば、走査ラインごとに画像判定データをRAMに記憶させるようにし、走査ライン単位で、カラム位置ごとに、RAMの走査ライン出力又はラインメモリの出力のいずれか一方を切り換えて出力するようにしたので、一方の画像表示領域に、他方の画像を混在させる場合の画像表示領域は矩形領域に限定されることがない。この場合、表示データRAMの容量は、多階調化に伴い増加の一途をたどっているため、当該画像判定データを各カラムに関連付けて記憶させたとしても、ほとんど回路規模に影響を与えることがない。

#### [0023]

また本発明に係る表示ユニットは、複数の信号電極と複数の走査電極により駆動される電気光学素子を有するパネルと、前記複数の信号電極を駆動する上記いずれかに記載の表示ドライバと、前記複数の走査電極を走査駆動する走査駆動ド

6

ライバとを含むことを特徴とする。

[0024]

本発明によれば、1走査ライン上に動画及び静止画を混在させた表示を、回路 規模を増加させることなく、低コストかつ低消費電力で実現する表示ユニットを 提供することができる。

[0025]

また本発明に係る電子機器は、上記記載の表示ユニットと、前記表示ユニットに、前記静止画データ及び前記動画データを供給する画像データ供給回路とを含むことを特徴とする。

[0026]

本発明によれば、表示ユニットでの静止画及び動画の混合表示に際し、1走査 ライン上に動画及び静止画を混在させることができ、しかも装置の低コスト化及 び低消費電力化を図ることができる。

[0027]

【発明の実施の形態】

以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。

[0028]

1. 第1の実施形態

以下、本発明の第1の実施形態について説明する。

[0029]

1. 1 電子機器

図1に、本発明が適用される電子機器の概略ブロック図を示す。

[0030]

電子機器10は、CPU12、コントローラ14、表示ユニット20を含む。

[0031]

CPU12は、図示しないRAMなどのメモリに記憶されたプログラム若しくはファームウェアにしたがって、表示ユニット20の表示部を表示駆動するための静止画データを生成する。

[0032]

コントローラ14は、MPEG規格によってデコードされた動画データを生成し、その機能はASIC(ゲートアレイ)又はDSPなどのハードウェアや図示しないRAMに記憶されたプログラム若しくはファームウェアにより実現される

[0033]

表示ユニット20は、電気光学素子を有するマトリクスパネル例えばカラー液晶パネル22と、この液晶パネル22を駆動する表示データRAM24及びラインメモリ26を内蔵したXドライバIC(広義には、データ駆動ドライバ。更に広義には、表示ドライバ)28と、走査用のYドライバ(広義には、走査駆動ドライバ)30とを含む。

[0034]

液晶パネル22は、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。液晶パネル22としては、例えば単純マトリクスパネルで構成でき、この場合、複数のセグメント電極(信号電極、第1の電極)が形成された第1基板と、コモン電極(走査電極、第2の電極)が形成された第2基板との間に、液晶が封入される。液晶パネル22は、薄膜トランジスタ(Thin Film Transistor: TFT)、薄膜ダイオード(Thin Film Diode: TFD)等の3端子素子、2端子素子を用いたアクティブマトリクスパネルであってもよい。これらのアクティブマトリクスパネルも、表示データRAM24及びラインメモリ26を内蔵したXドライバIC28により駆動される複数の信号電極(第1の電極)と、YドライバIC30により走査駆動される複数の走査電極(第2の電極)を有する。

[0035]

このような液晶パネル22は、静止画データに基づいて表示駆動された静止画と、動画データに基づいて表示駆動された動画データとを同時に表示することができるようになっている。この場合、図1に示すように、液晶パネル22に、動画表示領域22Aと、それ以外の静止画表示領域22Bとが設定される。

[0036]

CPU12は、XドライバIC28に対して、表示コマンドと静止画データと

を供給する。そのため、CPU12は、XドライバIC28に対して、例えば表示コマンドと静止画データとを区別する識別信号AO、反転リセット信号XRES、反転チップセレクト信号XCS、反転リード信号XRD及び反転ライト信号XWRなどの制御信号を供給する。その際、例えばデータD7~D0の8ビットデータは、識別信号AOの論理によって、静止画データ又は表示コマンドとして区別される。データD7~D0を介してXドライバIC28に対して静止画データが供給された場合、当該静止画データは1フレーム単位に表示データRAM24に記憶される。

# [0037]

コントローラ14は、XドライバIC28に対して、動画データを供給する。 そのため、コントローラ14は、XドライバIC28に対して、動画データを書き込むための書込クロック、書き込み用の垂直同期信号Vsync、書き込み用の水平同期信号Hsyncなどの制御信号を供給する。動画データは、例えば各6ビットのR、G、B信号である。この動画データは、1走査ライン単位にラインメモリ26に記憶される。

#### [0038]

XドライバIC28は、表示ユニット20における所与の水平方向の走査周期で、1走査ラインごとに表示データRAM24から静止画データ、ラインメモリ26から1走査ライン単位の動画データをそれぞれ読み出し、画像判定信号に基づいて、1走査ラインのカラム位置ごとに静止画データ若しくは動画データのいずれか一方が選択出力された混在画像データを生成する。XドライバIC28は、この混在画像データに基づき、液晶パネル22を表示駆動する。

#### [0039]

画像判定信号は、液晶パネル22の表示領域でのカラム位置を特定するためのカラムアドレスと、液晶パネル22の表示領域でのライン位置を特定するためのラインアドレスとに基づいて生成される。このような画像判定信号は、例えばXドライバIC28で生成されるようにしてもよいし、CPU12やコントローラ14で生成するようにしてもよい。

[0040]

図2に、図1に示したCPU12、コントローラ14を搭載した携帯電話機の 構成の概要を示す。

#### [0041]

携帯電話機(広義には、電子機器)40は、CPU12によって構成各部が制御される。CPU12は、静止画用メモリ42及びコントローラ14が接続されている。コントローラ14には、動画用メモリ44が接続されている。

# [0042]

ここで、CPU12、コントローラ14、静止画用メモリ42及び動画用メモリ44を、1チップに集積化したMPU46として構成するようにしてもよい。 静止画用メモリ42及び動画用メモリ44には、CPU12、コントローラ14 を制御するためのプログラムを記憶させるようにしても良い。

#### [0043]

携帯電話機40には、アンテナ48を介して受信された信号を復調し、あるいはアンテナ48を介して送信される信号を変調する変復調回路50が設けられている。そして、アンテナ48からは、例えばMPEGの規格に符号化された動画データを送受信可能となっている。

#### [0044]

この携帯電話機40には、例えばディジタルビデオカメラ52を設けることもできる。このディジタルビデオカメラ52を介して動画データを取り込むことができる。携帯電話機40でのデータ送受信、ディジタルビデオカメラ52での撮影に必要な操作情報は、操作入力部54を介して入力される。

#### [0045]

CPU12は、液晶パネル22の動画表示領域22Aに動画を表示する際に、その動画のサイズを動画情報から決定する。そして、液晶パネル22の動画表示領域22Aを特定するスタートアドレスSA、エンドアドレスEAそれぞれについて、カラム位置を示すカラムアドレスとライン位置を示すラインアドレスをXドライバIC28に設定する。XドライバIC28は、これらアドレスに基づいて、1走査ラインのカラム位置ごとに静止画データ若しくは動画データのいずれか一方が選択出力された混在画像データを生成する。

[0046]

動画表示領域22Aに表示される動画は、アンテナ48又はディジタルビデオカメラ52から供給される。アンテナ48から入力される信号は、変復調回路50を介して復調されてコントローラ14により信号処理される。コントローラ14は、動画用メモリ44と接続され、アンテナ48、変復調回路50を介して入力される圧縮データを伸張し、またMPEGの規格にて符号化されているデータについてはデコードする。変復調回路50、アンテナ48を介して送信されるデータは、コントローラ14において圧縮され、MPEGの規格にて符号化して送信する場合はエンコードされる。このようにコントローラ14は、MPEGのデコーダ、エンコーダとしての機能を有する。

[0047]

コントローラ14には、ディジタルビデオカメラ52からの信号も入力され、 アンテナ48又はディジタルビデオカメラ52から入力された信号はコントロー ラ14においてRGB信号に処理されて表示ユニット20に供給される。

[0048]

CPU12は、操作入力部54からの情報等に基づき、必要により静止画用メモリ42を用いて、液晶パネル22に表示される静止画用の表示に必要な表示コマンド、静止画データを表示ユニット20に出力する。

[0049]

例えば、液晶パネル22の動画表示領域22Aにはインターネットを経由して映画情報として配信された映画の予告編、静止画表示領域22Bにはその映画を上映する劇場チケットの予約情報を、それぞれ表示するものとする。この場合、CPU12は、さらに変復調回路50、アンテナ48を介して操作入力部54を介して入力されたチケットの予約希望を送出制御して、当該映画のチケットの予約ができるようにすることができる。

[0050]

### 1. 2 表示ドライバ

図3に、第1の実施形態における表示ドライバとしてのXドライバIC28の 構成の概要を示す。 [0051]

ただし、図1に示すXドライバIC28と同一部分には同一符号を付し、適宜 説明を省略する。

[0052]

第1の実施形態におけるXドライバIC28は、1フレーム分の静止画データ を記憶する表示データRAM24、1走査ライン分の動画データを記憶するラインメモリ26を少なくとも含む。

[0053]

静止画データは、CPU12からの表示コマンド(制御信号)に基づき、RAM制御回路60によって少なくとも1フレーム分、表示データRAM24に書き込まれる。表示データRAM24からは、RAM制御回路60によって、表示ユニット20における所与のフレーム周期で、1フレーム分の静止画データが読み出される。その際、表示データRAM24からは、液晶パネル22の1走査ライン分のデータ単位の静止画データが、液晶パネル22の水平方向の走査周期で読み出される。

[0054]

動画データは、液晶パネル22の1走査ライン分のデータ単位でラインメモリ26に書き込まれる。このため、コントローラ14によって生成された当該1走査ライン分の動画データは、コントローラ14から入力される書込クロックに同期してシフトレジスタ62に順次書き込まれる。1走査ラインの表示にN個のデータが必要な場合、書込クロックのNクロック単位でコントローラ14から書き込み用の水平同期信号Hsyncが入力され、この書き込み用の水平同期信号Hsyncに同期して、シフトレジスタ62のN個のデータがラインメモリ26にラッチされる。

[0055]

セレクタ回路 6 4 は、画像判定データに基づき、カラム位置ごとに、表示データRAM 2 4 から読み出される水平方向の1 走査ライン分の静止画データと、ラインメモリ 2 6 から読み出される1 走査ライン分の動画データとのいずれか一方のみを、静止画及び動画の混在データとして選択出力する。

 $\{0056\}$ 

セレクタ回路 6 4 から選択出力された 1 走査ライン分の混在データは、表示ユニット 2 0 の表示用の水平同期信号 H s y n c に同期して、出力ラッチ回路 6 6 にラッチされる。

[0057]

液晶駆動回路68は、出力ラッチ回路66でラッチされた混在データに基づいて、表示ユニット20の液晶パネル22の表示系の電圧に応じてシフトした駆動電圧をセグメント電極に供給する。

[0058]

図4に、図3に示したXドライバIC28の動作の一例を示す。

[0059]

ここでは、CPU12から、表示コマンドに基づいて、1フレーム分の静止画 データが表示データRAM24に書き込まれているものとする。

[0060]

コントローラ14からは、書込クロックに同期して、シリアル転送された動画データが順次シフトレジスタ62に書き込まれる。コントローラ14は、書込クロックN個に対して、書き込み用の水平同期信号Hsyncを生成する。したがって、シフトレジスタ62に書き込まれたN個のシリアル転送された動画データは、この書き込み用の水平同期信号Hsyncに同期して、ラインメモリ26に書き込まれる。

[0061]

表示ユニット20においては、図示しない表示タイミング制御回路において生成された所与のフレーム周期で、画像データに基づいて表示駆動される。そのため、表示データRAM24からは、当該フレーム周期で、RAM制御回路60により、静止画データが1走査ライン単位で読み出される。

[0062]

画像判定データも、上述したフレーム周期における1走査ラインごとに、カラム位置ごとに静止画データまたは動画データのいずれを選択出力させるかを指示する。セレクタ回路64は、この画像判定データに基づき、カラム位置ごとに、

表示データRAM24から読み出される水平方向の1走査ライン分の静止画データと、ラインメモリ26から読み出される1走査ライン分の動画データとのうち、いずれか一方のみをセレクタ出力として静止画及び動画の混在データを出力する。

[0063]

1.3 画像判定データ

(アドレスによる判定)

このような画像判定データは、例えば表示ユニット20の液晶パネル22の表 示領域を特定するカラムアドレス及びラインアドレスに基づいて生成される。

[0064]

図5に、液晶パネル22におけるカラムアドレス及びラインアドレスを説明するための図を示す。

[0065]

液晶パネル22における画像表示領域のうち静止画表示領域22Bにおける矩形領域に動画表示領域22Aが表示される場合、スタートアドレスSAとエンドアドレスEAが設定される。すなわち、動画表示領域22Aは、スタートアドレスSAとエンドアドレスEAとにより特定される。このようなスタートアドレスSAとエンドアドレスEAとは、CPU12により、XドライバIC28に対して設定される。

[0066]

スタートアドレスSAは、スタートラインアドレス及びスタートカラムアドレスによって定義される。エンドアドレスEAは、エンドラインアドレス及びエンドカラムアドレスによって定義される。

[0067]

液晶パネル22は、表示用の垂直同期信号Vsyncに同期して1フレーム分の表示が開始され、表示用の水平同期信号Hsyncに同期して1走査ライン単位で表示駆動される。

[0068]

この場合、各走査ラインのカラム位置ごとに、表示用の水平同期信号 Hsyn

cにより更新される各走査ラインを特定するラインアドレスと、1走査ライン上の各カラム位置を特定するカラムアドレスとから、CPU12によって設定された静止画表示領域であるか、動画表示領域であるかを判定することができる。

[0069]

例えば、表示領域全てを静止画表示領域とした場合、ライン方向については、スタートアドレスSAのスタートラインアドレスと、エンドアドレスEAのエンドラインアドレスとの間を動画表示領域として判定することができる。同様に、カラム方向については、スタートアドレスSAのスタートカラムアドレスと、エンドアドレスEAのエンドカラムアドレスとの間を動画表示領域として判定することができる。このような判定結果は、画像判定データとして、表示用の水平同期信号Hsyncに同期してセレクタ回路64に供給される。

[0070]

このような判定は、CPU12によって動画表示領域をスタートアドレスSA及びエンドアドレスEAによって設定されたコントローラ14によって、書き込み用の水平同期信号に同期して行い、これを1走査ライン単位で転送する動画データと共に、XドライバIC28に供給するようにしても良い。この場合、XドライバIC28は、転送された当該判定結果に基づいて、1走査ライン単位で静止画データ及び動画データのいずれか一方を選択出力するだけで良い。

[0071]

なお、ここでは、静止画表示領域22Bの領域内に動画表示領域22Aを配置 するようにしていたが、動画表示領域22Aの領域内に静止画表示領域22Bを 配置する場合も同様に判定することができる。

[0072]

(データによる判定)

また、第1の実施形態における画像判定データは、上述したようにラインアドレス及びカラムアドレスに基づいて生成するものに限らず、あらかじめ静止画を表示すべきか動画を表示すべきかを示す1ビットの画像判定データを、それぞれラインデータ及びカラムデータとして設定し、当該ラインデータ及びカラムデータに基づいて生成されるようにしても良い。この場合、上述した場合より、回路

規模を大幅に縮小することができ、低消費電力化をより一層図ることができる。

[0073]

カラムデータは、液晶パネル22の1走査ラインごとに各カラム位置において 静止画を表示すべきか動画を表示すべきかを示すデータである。ラインデータは 、液晶パネル22のカラム位置ごとに各走査ラインにおいて静止画を表示すべき か動画を表示すべきかを示すデータである。

[0074]

図6に、液晶パネル22におけるラインデータとカラムデータを説明するための図を示す。

[0075]

ここで、静止画を表示する場合は論理レベル「L」、動画を表示する場合は論理レベル「H」であるものとすると、カラムデータは、例えば1走査ラインごとに各カラム位置に動画及び静止画のいずれを表示させるかを示す「L L・・・ L H H・・・ H L・・・ L L」となる。例えば、1走査ラインの各カラム位置が静止画データのみの場合には、カラムデータは「L L・・・ L L」となり、1走査ラインの各カラム位置が動画データのみの場合には、カラムデータは「H H・・・ H H」となる。

[0076]

一方、ラインデータは、例えばカラム位置ごとに各走査ラインに各カラム位置に動画及び静止画のいずれを表示させるかを示す「LL・・・LHH・・・HL・・・LL」となる。例えば、あるカラム位置における各走査ラインが静止画データのみの場合には、ラインデータは「LL・・・LL」となり、あるカラム位置における各走査ラインが動画データのみの場合には、ラインデータは「HH・・・HH」となる。

[0077]

図7(A)に、このようなカラムデータとラインデータとから混在データを生成するための真理値表を示す。図7(B)に、ラインデータとカラムデータとに基づいて混在データを生成するための具体的な構成例を示す。

[0078]

すなわち、図6及び図7(A)に示すように、ラインデータの論理レベルとカラムデータの論理レベルとが共に「H」である領域が、動画表示領域22Aとなる。

[007.9]

そこで、例えば図7(B)に示すように、ラインデータ及びカラムデータが共に論理レベル「H」の場合に、動画データが選択出力するように、画像判定データを生成する。

[0080]

図8に、上述した画像判定データを生成する画像判定データ生成回路の構成の 一例を示す。

[0081]

画像判定データ生成回路は、上述したラインデータを記憶するラインデータレジスタ80と、上述したカラムデータを記憶するカラムデータレジスタ82と、1走査ラインのカラム位置ごとに設けられそれぞれ画像判定データを生成するデータ生成回路84とを含む。

[0082]

ラインデータレジスタ80は、書き込み用の水平同期信号Hsyncに同期して、液晶パネル22の走査方向が最初の走査ラインから、順に1ビットずつラインデータをシフト出力する。このシフト出力は、1走査ラインのカラム位置ごとに設けられたデータ生成回路84に供給される。

[0083]

カラムデータレジスタ82は、表示用の水平同期信号Hsyncに同期して1 走査ラインの各カラム位置に静止画及び動画のいずれを出力するべきかを示すカ ラムデータを出力する。カラムデータの各ビットは、カラム位置ごとに設けられ たデータ生成回路84に供給される。

[0084]

データ生成回路84は、表示用の水平同期信号Hsyncに同期して、カラム 位置ごとに、ラインデータレジスタ80からの1ビット出力と、カラムデータレ ジスタ82の各カラムのカラムデータとから、図7(A)に示すように、カラム データ及びラインデータが共に論理レベル「H」の場合に、動画データが選択出力するように、画像判定データを生成する。

[0085]

こうすることで、1走査ライン分のカラムデータと、各走査ラインにおけるラインデータとにより、1フレーム分の表示領域において、任意の矩形領域で静止 画及び動画の混在表示が可能となる。しかも、回路規模を大幅に縮小することができ、低消費電力化をより一層図ることができる。

[0086]

なお、このような画像判定データ生成回路は、CPU12によって上述したラインデータ及びカラムデータが設定されたコントローラ14によって、書き込み用の水平同期信号に同期して1走査ライン単位で、動画データと共に、XドライバIC28に供給するようにしても良い。また、コントローラ14は、CPU12によって動画表示領域としてスタートアドレスSA及びエンドアドレスEAが設定され、当該スタートアドレスSA及びエンドアドレスEAが設定され、当該スタートアドレスSA及びエンドアドレスEAから上述したラインデータ及びカラムデータを生成するようにしても良い。いずれの場合でも、XドライバIC28は、転送された画像判定データに基づいて、1走査ライン単位で静止画データ及び動画データのいずれか一方を選択出力するだけで良い。

[0087]

このように第1の実施形態におけるXドライバIC28では、回路規模を複雑化させることなく、低消費電力で、1ライン上で動画及び静止画の表示が可能となる。また、動画データ生成用のコントローラと、静止画用のCPUとで完全分離することができ、処理の分散化を図り、CPUの負荷軽減を維持できる。

[0088]

1. 4 XドライバICの具体的な構成例

図9に、上述したXドライバIC28の詳細なブロック構成例を示す。

[0089]

このXドライバIC28は、入出力回路として、CPUインタフェース100と、入出力バッファ102、入力バッファ104を有している。

[0090]

CPUインタフェース100には、反転チップセレクト信号XCS、コマンド及びデータの識別信号A0、反転リード信号XRD、反転ライト信号XWR、反転リセット信号XRESなどが入力される。入出力バッファ102には、例えば8ビットの表示コマンドと又は静止画データD7~D0が入力される。なお、ここでは、データD7~D0は、パラレルで入出力されるものとしているが、XドライバIC28内の表示データRAMからCPU12にデータを読み出す必要がない場合には、先頭ビットを識別信号A0として、それに続くデータD7~D0の各ビットデータをシリアルで入出力してもよい。この場合、CPU12及びXドライバIC28における表示部の表示駆動に係る端子数を削減することができる。

[0091]

入力バッファ104には、例えば各6ビットのR、G、B信号からなる動画データと、クロック信号CLKとが入力される。各6ビットのR、G、B信号は、クロック信号CLKに同期したパラレルで入力される。

[0092]

XドライバIC28には、CPUインタフェース100及び入出力バッファ102が接続された第1のバスライン110と、入力バッファ104に接続された第2のバスライン120とが設けられている。

[0093]

第1のバスライン110にはバスホールダ112とコマンドデコーダ114とが接続され、第2のバスライン120にはバスホールダ122が接続されている。なお、入出力バッファ102には、ステータス設定回路116が接続され、XドライバIC28の動作状態がCPU12に出力されるようになっている。この動作状態とは、例えば表示がオン状態であるか否かや、画面内の所与のスクロール領域のスクロールモードといったXドライバIC28で設定されている内部状態であり、CPU12から入力された所与のコマンドがコマンドデコーダ114でデコードされた結果、出力されるようになっている。

[0094]

第1のバスライン110は、表示データRAM24のI/Oバッファ162に

接続され、表示データRAM24に対してリード、ライトされる静止画データが 伝送される。

[0095]

第2のバスライン120は、ラインメモリ26に接続され、このラインメモリ26に1走査ラインのデータ単位で書き込まされる動画データが伝送される。

[0096]

XドライバIC28には、上述した表示データRAM24、I/Oバッファ162、ラインメモリ26の他に、CPU系制御回路130、カラムアドレス制御回路140、ページアドレス制御回路150、ドライバ系制御回路170、セレクタ回路180、PMWデコーダ回路190及び液晶駆動回路68等が設けられている。

[0097]

CPU系制御回路130は、コマンドデコーダ114を介して入力されるCPU12の表示コマンドに基づいて、表示データRAM24に対するリード、ライト動作を制御する。このCPU系制御回路130により制御されるカラムアドレス制御回路140及びページアドレス制御回路150が設けられている。カラムアドレス制御回路140により指定されるカラムアドレスと、ページアドレス制御回路150により指定されるページアドレスとにより、表示データRAM24の読み出し先と書き込み先とが特定される

なお、図9では図示していないが、CPU10からの書き込み用の水平・垂直 同期信号H・VsyncがCPU系制御回路130に入力される。書き込み用の水平同期信号Hsyncは、動画データの書き込みの際のノイズ等の誤書き込みによる表示ずれ等を極力抑えるために、カラムアドレス制御回路140及びページアドレス制御回路150内に設けられたカウンタのセット、リセットに用いられる。さらに、書き込み用の水平・垂直同期信号H・Vsyncは、カラムアドレス、ページアドレスをスタートアドレスSAに戻すために用いられる。

[0098]

ドライバ系制御回路170は、Xドライバ系制御回路172及びYドライバ系制御回路174を含む。このドライバ系制御回路170は、発振回路176から

の発振出力に基づいて表示用の垂直同期信号Vsync、階調制御パルスGCP、極性反転信号FR、走査用ラッチパルスLP、Yドライバ用スタートパルスYD、Yドライバ用走査クロックYCLK、表示データRAM24への書き込みクロック等を発生し、CPU系制御回路130とは独立して、セレクタ回路180、PWMデコーダ回路190、電源制御回路178およびYドライバIC30を制御する。

## [0099]

第1の実施形態のドライバ系制御回路170は、発振回路176からの発振出力に基づいて生成された表示用の垂直同期信号Vsyncを外部出力する。例えばコントローラ14は、生成した動画データを、この表示用の垂直同期信号Vsyncに同期してXドライバIC28に供給する。

#### [0100]

ドライバ系制御回路170は、発振回路176からの発振出力に基づいて生成された書き込みクロックに同期して、供給された動画データをラインメモリ26に書き込む。

#### [0101]

さらに、ドライバ系制御回路170は、発振回路176からの発振出力に基づいて生成された走査用ラッチパルスLPを基準に、表示用データRAM24から1フレーム分の画像を1走査ライン毎に読み出す。

#### [0102]

セレクタ回路 1 8 0 は、図 3 に示すセレクタ回路 6 4 と出力ラッチ回路 6 6 の機能を含んで構成される。ドライバ系制御回路 1 7 0 は、上述した画像判定データ生成回路を含んで構成され、表示用の水平同期信号 H s y n c としての走査用ラッチパルス L P に同期して、表示データ R A M 2 4 から読み出された 1 走査ラインの静止画データと、ラインメモリ 2 6 からの 1 走査ラインの動画データとから、混在データとを生成する。

# [0103]

PWMデコーダ回路190は、セレクタ回路180によって生成された1走査 ライン毎の混在データをラッチして、極性反転周期に従って階調値に応じたパル ス幅の信号を出力する。液晶駆動回路68は、PWMデコーダ回路190からの信号を、LCD表示系の電圧に応じた電圧にシフトさせ、図1に示す液晶パネル22のセグメント電極SEGに供給する。

[0104]

### 2. 第2の実施形態

第1の実施形態におけるXドライバIC28では、走査ラインごとに、CPU 12若しくはコントローラ14から供給される、ラインアドレス及びカラムアドレスに基づいて、若しくはラインデータ及びカラムデータに基づいて生成した画像判定データにより、1走査ライン上で静止画データ及び動画データが混在する混在データを生成するようにしていた。

[0105]

第2の実施形態におけるXドライバICでは、表示データRAM24において、少なくとも表示部のカラム位置に対応付けて、上述した画像判定データを予め記憶させるようにしている。この場合、表示データRAM24には、表示部の各ラインごとに、このような画像判定データを予め記憶させるようにすることが望ましい。

[0106]

図10に、第2の実施形態における表示ドライバとしてのXドライバICの構成の概要を示す。

[0107]

ただし、図3に示すXドライバIC28と同一部分には同一符号を付し、適宜 説明を省略する。

[0108]

第2の実施形態におけるXドライバIC200は、1フレーム分の静止画データを記憶する表示データRAM24、1走査ライン分の動画データを記憶するラインメモリ26を少なくとも含む。

[0109]

さらに第2の実施形態におけるXドライバIC200では、表示データRAM 24を含むRAM210を有しており、このRAM210にはRAM制御回路2 12によって読み出し及び書込が制御される画像判定データRAM220を含む。画像判定データRAM220には、少なくともカラム位置に関連付けられた画像判定データを記憶している。また、画像判定データRAM220には、各ライン位置ごとに、この画像判定データを記憶している。

#### [0110]

静止画データは、CPU12からの表示コマンド(制御信号)に基づき、RA M制御回路212によって1フレーム分、表示データRAM24に書き込まれる 。表示データRAM24のカラム位置、ライン位置は、表示部におけるカラム位 置、ライン位置に対応付けられている。

#### [0111]

画像判定データは、CPU12からの表示コマンド(制御信号)に基づき、RAM制御回路212によって表示データRAM24の各カラムに対応して、走査ライン単位で更に1ビットずつ書き込まれる。また、CPU12によって、表示データRAM24の各ラインに対応して、画像判定データがライン数分書き込まれる。

#### [0112]

表示データRAM24及び画像判定データRAM220からは、液晶パネル2 2の1走査ライン分のデータ単位の静止画データ及び画像判定データが、液晶パネル22の水平方向の走査周期で読み出される。

#### [0113]

セレクタ回路64は、画像判定データRAM220から読み出された画像判定 データに基づき、走査ライン単位にカラム位置ごとに、表示データRAM24から読み出される水平方向の1走査ライン分の静止画データと、ラインメモリ26から読み出される1走査ライン分の動画データとのいずれか一方のみを、静止画 及び動画の混在データとして選択出力する。

#### [0114]

セレクタ回路 6 4 から選択出力された 1 走査ライン分の混在データは、表示ユニット 2 0 の表示用の水平同期信号 H s y n c に同期して、出力ラッチ回路 6 6 にラッチされる。

# [0115]

液晶駆動回路68は、出力ラッチ回路66でラッチされた混在データに基づいて、表示ユニット20の液晶パネル22の表示系の電圧に応じてシフトした駆動電圧をセグメント電極に供給する。

### [0116]

このように画像判定データRAM220を設け、少なくとも表示データRAM24の各カラムに対応して、走査ライン単位で更に1ビットずつ画像判定データを記憶するようにしたので、1走査ライン上で動画及び静止画の混合表示が可能となる。

## [0.1.1.7]

特に、図11(A)に示すように、画像判定データRAM220に、カラム位置に対応づけた画像判定データのみを記憶させるようにした場合でも、上述したように図11(B)のように、走査ライン数分だけ画像判定データを画像判定データRAM220に記憶させ、走査周期で静止画及び動画の混在データとして選択出力することができるようにしたので、静止画表示領域の動画を表示させる領域は矩形領域に限定されることがなくなる。

#### [0118]

また、表示データRAM24の容量は、多階調化に伴い増加の一途をたどっているため、上述したビットを追加することはほとんど回路規模に影響を与えることがない。

#### [0119]

このような第2の実施形態におけるXドライバIC200の動作については、 図4に示した第1の実施形態におけるXドライバIC28と同様のため説明を省略する。

## [0120]

また、XドライバIC200の詳細な構成例についても、図9に示した第1の 実施形態と同様であるが、表示データRAM24に加えて画像判定データRAM 212を設けられる点が異なる。すなわち、第2の実施形態では、ドライバ系制 御回路170により画像判定データが書き込まれ、表示データRAM24の静止 画データと同様に対応する1走査ラインの画像判定データが読み出され、セレク タ回路180で選択出力することで、混在データが生成される。

## [0121]

なお、本発明は上述した各実施形態に限定されるものではなく、本発明の要旨 の範囲内で種々の変形実施が可能である。

## 【図面の簡単な説明】

#### 【図1】

本発明が適用される電子機器の概略ブロック図である。

# 【図2】

第1の実施形態におけるCPU、コントローラを搭載した第1の実施形態における携帯電話機の構成の概要を示す構成図である。

#### 【図3】

第1の実施形態における表示ドライバとしてのXドライバICの構成の概要を示す構成図である。

#### 【図4】

図3に示したXドライバICの動作の一例を示すタイミングチャートである。

#### 【図5】

液晶パネルにおけるカラムアドレス及びラインアドレスを説明するための説明 図である。

#### 【図6】

液晶パネルにおけるラインデータとカラムデータを説明するための説明図である。

# 【図7】

図7(A)は、ラインデータとカラムデータとから混在データを生成するための真理値表である。図7(B)は、ラインデータとカラムデータとに基づいて混在データを生成するための具体的な構成例を示す回路図である。

#### 【図8】

第1の実施形態における画像判定データを生成する画像判定データ生成回路の 構成の一例を示す説明図である。

#### 【図9】

第1の実施形態におけるXドライバICの詳細なブロック構成例を示すブロック図である。

### 【図10】

第2の実施形態における表示ドライバとしてのXドライバICの構成の概要を示す構成図である。

#### 【図11】

図11(A)は、画像判定データRAMに記憶される1走査ライン分の画像判定データを説明するための図である。図11(B)は、画像判定データRAMに記憶される走査ライン数分の画像判定データを説明するための図である。

#### 【符号の説明】

- 10 電子機器
- 12 CPU
- 14 コントローラ
- 20 表示ユニット
- 22 液晶パネル
- 22A 動画表示領域
- 22B 静止画表示領域
- 26 ラインメモリ
- 28、200 XドライバIC
- 30 YドライバIC
- 40 携帯電話機
- 42 静止画用メモリ
- 44 動画用メモリ
- 48 アンテナ
- 50 変復調回路
- 52 ディジタルビデオカメラ
- 54 操作入力部
- 60、212 RAM制御回路

#### 特2001-046595


- 62 シフトレジスタ
- 64、180 セレクタ回路
- 66 出力ラッチ回路
- 68 液晶駆動回路
- 80 カラムデータレジスタ
- 82 ラインデータレジスタ
- 84 データ生成回路
- 100 CPUインタフェース
- 102 入出力バッファ
- 104 入力バッファ
- 110 第1のバスライン
- 112、122 バスホールダ
- 114 コマンドデコーダ
- 116 ステータス設定回路
- 120 第2のバスライン
- 130 СРU系制御回路
- 140 カラムアドレス制御回路
- 150 ページアドレス制御回路
- 162 I/Oバッファ
- 170 ドライバ系制御回路
- 172 Xドライバ系制御回路
- 174 Yドライバ系制御回路
- 176 発振回路
- 178 電源制御回路
- 190 PWMデコーダ回路
- 210 RAM
- 220 画像判定データRAM

【書類名】


図面

【図1】


10




# 【図2】




【図3】




【図4】



【図5】



【図6】




# 【図7】


(A)

ラインデータ	カラムデータ	セレクタ出力
Н	Н	動画データ
Н	L	静止画データ
L	Н	静止画データ
L	L	静止画データ


(B)




【図8】



# 【図9】



【図10】




【図11】

(A)

LL ····· LHH ····· HLL ··· L

(B)



## 【書類名】 要約書

【要約】

【課題】 1走査ライン上で静止画及び動画を混在させて表示駆動できる表示ドライバ、表示ユニット及び電子機器を提供する。

【解決手段】 XドライバIC28は、1フレーム分の静止画データを記憶する表示データRAM24、1走査ライン分の動画データを記憶するラインメモリ26を少なくとも含む。セレクタ回路64は、画像判定データに基づき、カラム位置ごとに、表示データRAM24から読み出される水平方向の1走査ライン分の静止画データと、ラインメモリ26から読み出される1走査ライン分の動画データとのいずれか一方のみを、静止画及び動画の混在データとして選択出力する。混在データは、出力ラッチ回路66でラッチされた後、液晶駆動回路68により、液晶パネルが表示駆動される。

【選択図】 図3

# 特2001-046595

# 出願人履歴情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社